IBM：芯片制造已经达到极限 但问题依然可以被解决

根据国外媒体报道，IBM公司设计的最新材料和工艺可以帮助提高7纳米工艺芯片的生产效率。

最近，该公司的研究人员正在致力于“区域选择性沉积”这一新兴领域的挑战，该技术可以帮助克服平面印刷技术在7纳米工艺芯片上创造图案的局限性。

Semi Engineering清楚地描述了平版印刷图案的原理，以及在7纳米工艺中人们对区域选择性沉积的兴趣与日俱增的原因。

据悉，这种“多模制”等技术可以确保帮助集成电路的规模不断扩大，但随着芯片产品从最初的28纳米工艺缩减到现在的7纳米工艺，芯片制造商需要处理更多具有更小特征的层，同时需要在图案上进行更精确的设计和放置。

这些特性需要在多个层之间实现对齐。如果他们不这样做，就会导致“边缘放置错误”(EPE)，来自英特尔的光刻专家Yan Borodovsky认为光刻技术如果无法解决这个挑战，那么最终会阻碍摩尔定律的发展。

2015年，Yan Borodovsky鼓励该行业研究区域选择性沉积，这是IBM的研究人员正在探索的领域，也许有一天会成为EUV光刻技术的下一代技术。

晶圆厂已经使用了一些选择性沉积的形式，在设备的金属表面沉积材料。区域选择性沉积需要一种工具，可以在设备上沉积不同的材料组合，也就是金属对金属和介质对介质。

IBM Almaden研究中心的研究员Rudy J Wojtecki解释了IBM改进技术的努力成果：“使用传统的制作方法，这将需要在基材上涂上抗蚀剂，通过曝光步骤对抗蚀剂进行图形化处理，显影，沉积无机薄膜，然后剥离抗蚀剂，得到有图案的无机材料。”

“后来我们发现了一种更简单的方法来沉积这种无机薄膜。通过使用自对准过程，我们将预压基板浸入含有特殊材料的溶液中，然后将涂层基板添加到沉积室，这样就完成了整个过程。从字面上的意思来理解，我们能够在纳米程度上用可控的方式蚀刻出整个装置的部件。”

该研究小组正在使用三种主要的区域选择性沉积方法之一，也就是被称作“原子层沉积”的方法，这种方法的重点是使用“自组装单分子层沉积”(SAMs)。

它可能有助于为更好的支持人工智能应用程序(如三维结构)的硬件铺平道路。Wojtecki表示：“一旦我们开发出扩展这一过程的方法，我们就可以在构建下一代硬件时开始集成它，无论是为新的人工智能硬件，还是在7纳米技术节点或未来更先进的产品制造设备。”

IBM并不是目前唯一一家开发区域选择性原子层沉积技术的公司，但Wojtecki认为，他为高要求的应用量身定制化学结构的能力使“新的聚合、材料和表征方法”的开发成为可能。